跳到主要内容
SV-UVM-SOC
SystemVerilog
UVM验证
SoC设计
导航
知识库
SystemVerilog
UVM验证
SoC设计
🏗️ SoC设计
11 篇文章 · 0 个章节
SoC设计
从 SoC 基本架构到总线协议,再到入门级和进阶级小模块练习,逐步掌握数字系统设计的核心技能。
开始学习
章节目录
SoC 基本架构
总线协议详解
SoC PV
实习生必练小模块
边沿检测器
跨时钟域同步器
按键消抖器
定时器
同步FIFO
仲裁器
UART收发器
学习建议
前置要求
SystemVerilog 基础
建议先了解 SoC 基本架构和总线协议
入门级练习适合巩固基础,进阶级练习适合提升实战能力
每个小模块都是真实项目中的常见组件
搜索